Kasutaja:Zimzu/SuperH

Allikas: Vikipeedia
Jump to navigation Jump to search

SuperH (või SH) on 32-bitine kärbitud käsustikul (Reduced instruction set) RISC põhinev protsessoriarhitektuur, mis loodi Hitachi poolt ja mida hetkel arendab Renesas. See on kasutuses manusüsteemidele mõeldud mikrokontrollerites ja mikroprotsessoritess.

Ajalugu[muuda | muuda lähteteksti]

SH-2 mikroprotsessor mida kasutasid Sega 32X ja Sega Saturn

Hitachi alustas SuperH arendust 1990-ndate algul. SH-1 js SH-2 olid kasutuses Sega Saturnis ja Sega 32X'is. Need mikroprotsessorid kasutasid 16-bitist käsustikku. Kuna põhimälu hind sellel ajal oli suhteliselt kallis, andis 16-bitise käsustiku suurem käsutihedus eelise, võrreldes konkureerivate 32-bitise käsustikuga mikroprotsessoritega.

Paar aastat hiljem lisati SH mikroprotsessorite perekonda SH-3, sellega tulnud uuenduste hulgas olid katkestuste prioriteedi tasemed, mälukontroller ja parandati vahemälu kirjutamispoliitikat. SH-3'le loodi ka digitaalse signaalitöötluse lisa(DSP), see lisas signaalitöötlusega seotud käske, lisas vahe registreid ja spetsiaalse signaaliprotsessori. Need lisad suurendasid protsessori võimekust multimeediaga. Hiljem loodi sarnane lisa ka SH-2'le.

Aastatel 1994 kuni 1996 müüdi maailmas 35,1 million SuperH seadet [1].

1998. aastal tõi Hitachi turule esimesed SH-4 kiibid. Suurimateks uuendusteks olid superskalaarne 2 suunaline käsutäitmine ja lisatud ujukomaplokiga vektoriprotsessor. SH-4'ja kasutati Sega Dreamcastis.

SH-3 ja SH-4 arhidektuurid toetavad nii jämedaotsalist (big endian) kui ka peeneotsalist (little endian) baidijärjestust.

2001. aasta alguses lõid Hitachi ja STMicroelectronics SuperH patendi hoidmiseks ühise ettevõtte, eesmärgiga litsenseerida SH-4 tootmist teistele ettevõtetele ja arendamaks 64-bitist SH-5 põlvkonda. Aastal 2004. müüdi litsents Renesas Technology'ile, mis 2010 nimetati ümber Renesas Electronics'iks.

SH-5 arhitektuuri disan nägi ette kahte tüüpi mikroprotsessori töö moode: SHcompact, mis on ekvivalentne SH-4 käsustikule, ja SHmedia [2]. SHmedia moodis töödates kasutab mikroprotsessor 32-bitiseid käske, sellel on 64 64-bitist täisarv registrit ja see toetab ühe käsuvoo ja mitme andmevooga arvutiarhitektuuri(SIMD) käsustikku [2]. SHmedia moodis töödates loetakse hargnemiskäsk registritesse kahes osas(käsk ja hargnemise siht), see lubab lihtsamat hargnemisharus olevate käskude eellaadimist [2]. 16-bitiste sagedasti kasutatavate käskude kasutamine koos keerulisemate 32-bitiste käskudega ei ole unikaalne ainult SH-5 arhitektuurile, seda kasutatakse ka MIPS arhitektuur arhitektuuri MIPS-16 moodis ja ARM_(arvutiarhitektuur) protsessorite 16-bitises moodis. Mitmed sellised ARM protsessorites kasutatavad lahendus on litsenseeritud SH-5 arhidektuurist. Kuid erinevalt teistest, mis kasutavad tagasiühildumiseks 32-bitist moodi, on SH-5 arhitektuuri lahenduses tagasiülduvse kohaks 16-bitine mood.

Tänapäeval tegeleb SuperH arhitektuuri tootmise ja arendamisega Hitachi ja Mitsubishi Semiconductor Group'i ühinemisel loodud Renesas Electronics. Tootmine on peamiselt keskendunud SH-2, SH-2A, SH-3, SH-4 ja SH-4A platformidele pakkumaks skaleeruvat SuperH arhidektuuri lahendust.

J Core[muuda | muuda lähteteksti]

Viimased SH-2'e patendid aegusid aastal 2014. 2015. aasta Jaapani LinuxCon'il esitles Open Processor Foundation oma loodud SH-2 arhitektuuri lahendust [3][4]. Kuna vastav kaubamärk on veel kasutuses siis nimetati see J2-s. See lahendus on testitud Xilinx-i FPGA-del ja TSMC poolt valmistatud 180nm meetodi kiipidel [3]. Need mikroprotsessorid suutsid käivitada uClinux-i operatsioonisüsteemi [3]. Open Processor Foundation-il on plaanis luua ka lahendused SH-2A(J2+) js SH-4 (J4) arhitektuuridele kui nende patendid aastatel 2016-2017 aeguvad [4].

Põhjustena miks SuperH arhitektuuril vastavad lahendused loodi toodi järgnev:

  • Suur käsutihedus võrreldes teiste 32-bitiste arhitektuuridega [5]
  • Olemasolev C kompilaator ja operatsioonisüsteemide tugi (linux, windows embedded) [4]
  • Patentide aegumise järgselt on nende tootmiskulu väike

Mudelid[muuda | muuda lähteteksti]

Renesas SH-3 CPU

SuperH arhitektuuri perekonda kuuluvad [6]:

  • SH-1 - Kasutati manussüsteemide mikrokontrollerites (näiteks: CD-ROM lugejad, kodutehnika, jne.)
  • SH-2 - Kasutatakse manussüsteemide mikrokontrollerites mis nõuavad suuremat jõudlust, võrguseadmetes, mängukonsoolides ja auto mootorite juhtseadmetes(ECU).
  • SH-2A - The SH-2A on SH-2'e laiend, mis lisas superskalaarse käsutäitmise, kaks 5-sammulist käsukonveierit. Kasutatakse peamiselt mootorite juhtseadmetes, multimeedias, auto audiotehnikas, autode jõuülekannetes ja hoonete/ruumide automatiseerimises.
  • SH-2-DSP - Algselt loodud kasutamiseks mobiiltelefonides, kasutati ka teistes seadmetes mis töötavad multimeediaga.
  • SH-3 - Kasutati mobiiltelefonides, pihuarvutites ja GPS-vastuvõtjates. Windows CE toega ja oli levinud seda tüüpi toodetes.
  • SH-3-DSP - Kasutati peamiselt multimeedia seadmetes, võrguseadmetes, printerites ja faksides.
  • SH-4 - Kasutatakse auto multimeedia seadmetes, mängukonsoolides ja digiboksides.
  • SH-Mobile - Kasutusel mobiiltelefonides.

SH-2[muuda | muuda lähteteksti]

Renesas SH-2 CPU

SH-2 on 16-bitise käsupikkusega 32-bitine RISC arhitektuur, millel on riistvaraline korruta-akumuleeri blokk digitaalse signaalitöötluse agloritmidele ja 5 sammuline käsukonveier. Tänapäeval saadaolevatel SH-2 kiipide mäluvalik algab 32 kilobaidist kiibil olevast välkmälust, kuni kiipideni millel puudub püsimälu. Igal SH-2 kiibil millel puudub püsimälu on kindlasti olemas mingi vahemälu. Sellel on 16 üldkasutatavat registrit, vektor-baas register, globaal-baas register ja protseduuri register.

SH-2A[muuda | muuda lähteteksti]

SH-2A on laiendus SH-2 kiipidele, mis tehti teatavaks 2006. aastal. Esimesed kiibid jõudsid turule 2007. aastal ja turule tulles oli SH7211, taktsagedusega 160MHz, tolle hetke kiireim, kiibil oleva välkmäluga, mikrokontroller maailmas. Hiljem suudeti tõsta SH-2A kiipide taktsagedust kuni 200MHz-ini.

SH-2A uuendusteks võrreldes SH-2-ga olid:

  • Superskalaarne arhidektuur, mis võimaldas kahe käsu samaaegse täitmise.
  • Harvardi arhitektuur
  • kaks 5-sammust käsukonveierit
  • 15 registripanka, mis võimaldasid katkestusele vastata 6 protsessori tsükliga
  • Lisatav ujukomaplokk

SH-4[muuda | muuda lähteteksti]

Renesas SH-4 CPU

SH-4 on 16-bitise käsupikkusega 32-bitine RISC arhitektuur ja mis loodi peamiselt multimeedia seadmete tarbeks, nagu näiteks Sega Dreamcast ja Sega Naomi mängukonsoolid. See sisaldab võimekat ujukomaplokki ja laiendatud käsustikku.

SH-4 tunnusteks on:

  • 4 korrutiga ujukomaplokk, mis toetab 32-bitiseid tavatäpsusega ja 64-bitiseid topelttäpsusega ujukomaarve
  • 128-bitine ujukomaploki siin, mis lubab ujukomaploki ja vahemälu vahelist andmevahetuse kiirust kuni 3,2GB/s
  • 32-bitised mäluaadressid lubades kuni 4GB välist mälu ja 64-bitine väline andmesiin lubades kuni 800MB/s andmeedastus kiirust väliste mäludega
  • Sisseehitatud katkestuste, otsemälupöörduse ja voolutarbe kontrollerit

Viited[muuda | muuda lähteteksti]

  1. ""Technology Partner - November/December 1997"". segatech.com. Kasutatud 09.11.2015. Inglise.
  2. 2,0 2,1 2,2 ""The SH-5 Architecture"". sft2000.komputilo.org. Failitüüp: PDF. Kasutatud 09.11.2015. Inglise.
  3. 3,0 3,1 3,2 Nathan Willis. ""Resurrecting the SuperH architecture"". lwn.net. Kasutatud 09.11.2015. Inglise.
  4. 4,0 4,1 4,2 ""J Cores"". 0pf.org. Open Processor Foundation. Kasutatud 09.11.2015. Inglise.
  5. ""Exploring the Limits of Code Density"". web.eece.maine.edu. Failitüüp: PDF. Kasutatud 09.11.2015. Inglise.
  6. ""SuperH RISC engine Family"". renesas.com. Kasutatud 09.11.2015. Inglise.

Välislingid[muuda | muuda lähteteksti]