Pooljuhttehnoloogia: erinevus redaktsioonide vahel
P pisitoimetamine using AWB |
Resümee puudub |
||
| 1. rida: | 1. rida: | ||
[[Pilt:Aufbau CMOS-Chip 2000er.svg|pisi|CMOS-transistori struktuuri näide (2000ndetast aastatest)]] |
[[Pilt:Aufbau CMOS-Chip 2000er.svg|pisi|CMOS-transistori struktuuri näide (2000ndetast aastatest)]] |
||
'''Pooljuhttehnoloogia''' on [[mikroelektroonika]] valdkond, mis |
'''Pooljuhttehnoloogia''' on [[mikroelektroonika]] valdkond, mis hõlmab [[pooljuhtseadis]]te, sealhulgas [[integraallülitus]]te projekteerimist ja valmistamist. |
||
Pooljuhttehnoloogia protsessid võivad olemuselt olla nii [[füüsika]]lised kui ka [[keemia|keemilised]]. Näiteks rakendatakse keemilist [[pinne]]t (pinnakatmist), [[söövitus]]t ja pinnapuhastust, aga ka füüsikalist pinnet ja puhastust, [[ionisatsioon]]i, samuti füüsikalis-keemilisi protsesse, nagu [[fotolitograafia]] ja keemilis-mehaaniline poleerimine, ning ka termilisi protsesse. |
Pooljuhttehnoloogia protsessid võivad olemuselt olla nii [[füüsika]]lised kui ka [[keemia|keemilised]]. Näiteks rakendatakse keemilist [[pinne]]t (pinnakatmist), [[söövitus]]t ja pinnapuhastust, aga ka füüsikalist pinnet ja puhastust, [[ionisatsioon]]i, samuti füüsikalis-keemilisi protsesse, nagu [[fotolitograafia]] ja keemilis-mehaaniline poleerimine, ning ka termilisi protsesse. |
||
Viimane redaktsioon: 3. august 2021, kell 07:57
Pooljuhttehnoloogia on mikroelektroonika valdkond, mis hõlmab pooljuhtseadiste, sealhulgas integraallülituste projekteerimist ja valmistamist.
Pooljuhttehnoloogia protsessid võivad olemuselt olla nii füüsikalised kui ka keemilised. Näiteks rakendatakse keemilist pinnet (pinnakatmist), söövitust ja pinnapuhastust, aga ka füüsikalist pinnet ja puhastust, ionisatsiooni, samuti füüsikalis-keemilisi protsesse, nagu fotolitograafia ja keemilis-mehaaniline poleerimine, ning ka termilisi protsesse.
Vajalike omadustega kihtide loomiseks rakendatakse epitaksiat: aluskristallile kasvatatakse selle kristallivõret jätkav legeeritud ränikiht.
Integraallülituse põhielement on isoleeritud paisuga väljatransistor (MOSFET). Elementidevahelise isolatsioonina, samuti dioodide ning kondensaatoritena on võimalik kasutada vastupingestatud pn-siirdeid. takistitena pn-siirete takistust. Lülitus kavandatakse nii, et see ei sisaldaks suure väärtusega takisteid ega kondensaatoreid, sest need hõivaksid palju rohkem kristallipinda kui transistorid.
Pooljuhttehnoloogia põhietepid[muuda | muuda lähteteksti]
Integraallülituste valmistamisel kasutatakse alusmaterjalina – substraadina – suuri, erimenetlusel kasvatatud eriti puhtaid ränimonokristalle, mis ei või sisaldada rohkem kui ühe soovimatu lisandiaatomi miljardi räniaatomi kohta. Monokristalli silindrist (läbimõõduga 5, 15 või 30 cm) saetakse kettad paksusega alla 1 mm. Ühel kettal saab korraga valmistada sajad või tuhanded integraallülitused. Lülituse elemendid ja nendevahelised ühendused valmistatakse substraadi õhukeses, vähem kui 1 μm paksuses pinnakihis ja pinnal paljude (kuni sadade) järjestikuste tehnoloogiaetappide käigus, mida tuntakse planaarprotsessina ehk planaarmenetlusena (lad k planum ’tasapind’).
Räniplaadi peegelsiledaks poleeritud pinnale tekitatakse termiliselt ränidioksiidist kaitsekiht. Pinnaosadelt, kuhu on vaja manustada legeerivaid lisandeid, eemaldatakse oksiid fotolitograafiat rakendades. Kõigepealt kaetakse pind polümeerse valgustundliku materjali – fotoresisti – ühtlase kihiga. Sellele asetatakse tarviliku mustriga (läbipaistvate osadega) fotošabloon ehk mask. Ultraviolettkiirgusega säritamisel tekib mustri varjatud kujutis, mille ilmutamise järel fotoresist lahustub kohtades, mida on vaja edasi töödelda, ja polümeriseerub ülejäänud pinnal, kus moodustub happekindel kaitsekiht. Kaitsmata pinnaosadelt eemaldatakse ränidioksiid teatud paksuseni söövitamise teel.
Järgneb paisustruktuuri moodustamise fotolitograafiline protsess ja seejärel aktiivpiirkondade (lätte ja neelu) legeerimine. Legeerivaid lisandeid manustatakse ränisse kas difusioonmenetlusel tarvilikku lisandit sisaldavast gaasist kõrgel temperatuuril või ioonlegeerimise teel, mis võimaldab lisandeid täpselt doseerida. Sel juhul pommitatakse räni vaakumis ioniseeritud lisandiaatomitega; suure energiani kiirendatud ioonid tungivad kuni 1 µm sügavusele.
Seejärel toimub passiveerimine (kaitsekihi moodustamine) ning edasine fotolitograafiline struktureerimine. Avatakse oksiidikiht elektroodide ühendamise kohtadelt (väljaviikude loomiseks). Kõige peale sadestatakse juhtiv pind (nt hea juhtivusega polükristallilisest ränist), milles moodustatakse ribad integraallülituse teiste elementidega ühenduste loomiseks.
Valmis lülitused pooljuhtkettal eraldatakse üksteisest (nt. laserikiirt kasutades) kiipideks. Töökorras kiibid kinnitatakse korpuse alusele ja integraallülituse kontaktpinnad ühendatakse väljaviikudega. Lõpuks ümbritsetakse komponent hermeetilise korpusega.
MOSFETi tehnoloogilise protsessi etapid (lihtsustatult)[muuda | muuda lähteteksti]
1. Aktiivpiirkondade (pais, läte, neel) moodustamine
- Oksüdatsioon (nt ränidioksiidi kiht)
- Pinna fotoresistiga katmine
- Fotolitograafiline maskeerimine (negatiivresist)
- Fotoresisti eemaldamine
- Paisuelektroodi moodustamine tagasisöövitusega
- Fotoresisti eemaldamine
2. Paisustruktuuri moodustamine
- Polüräni kihi sadestamine
- Fotoresisti pealekandmine
- Fotolitograafiline maskeerimine
- Fotoresisti ilmutamine
- Polüräni kihi söövitamine
- Resisti eemaldamine
3. Aktiivpiirkondade legeerimine ja passiveerimine
- Lätte ja neelu pindade legeerimine (dopeerimine)
- Oksiidikihiga katmine (passiveerimiseks)
Väljatransistori kanali pikkusega (lättest neeluni) väljendatakse integraaltehnoloogia arengujärke: esialgsest 3 mikromeetrist (1975) on jõutud 10 nanomeetri tehnoloogiani (2016).